Título

Noise margin and short-circuit current in FGMOS logics

Autor

Luis Fortino Cisneros Sinencio

ALEJANDRO DIAZ SANCHEZ

Jaime Ramírez Angulo

Nivel de Acceso

Acceso Abierto

Licencia

http://creativecommons.org/licenses/by-nc-nd/4.0

Materias

Floating-gate logic - (FLOATING-GATE LOGIC) Noise margin - (NOISE MARGIN) FGMOS transistor - (FGMOS TRANSISTOR) CIENCIAS FÍSICO MATEMÁTICAS Y CIENCIAS DE LA TIERRA - (CTI) FÍSICA - (CTI) ELECTRÓNICA - (CTI) ELECTRÓNICA - (CTI)

Resumen o descripción

Even when floating-gate logics are very-low-voltage circuits, as power supply is reduced, large fan-in FGMOS gates are prone to fail. Thus, determining the negative impact of noise margin and short-circuit current in this type of circuits is crucial to achieve optimal operation for a particular application. For this reason, a systematic and reliable technique for obtaining the correlation between fan-in and supply voltage, simultaneously considering noise margin and short-circuit current, is proposed.

Editor

IEICE Electronics Express

Fecha de publicación

2011

Tipo de publicación

Artículo

Versión de la publicación

Versión aceptada

Recurso de información

http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/1726

Formato

application/pdf

Idioma

Inglés

Audiencia

Estudiantes

Maestros

Público en general

Sugerencia de citación

Cisneros-Sinencio, L.F., et al., (2011). Noise margin and short-circuit current in FGMOS logics, IEICE Electronics Express, Vol. 8 (23): 1967-1971

Repositorio Orígen

Repositorio Institucional del INAOE

Descargas

241