Título
Robust to PVT, high DC gain amplifier for CT ΣΔ modulators on SOI CMOS technology
Autor
HECTOR IVAN GOMEZ ORTIZ
Colaborador
GUILLERMO ESPINOSA FLORES VERDAD (Asesor de tesis)
Nivel de Acceso
Acceso Abierto
Materias
Resumen o descripción
SOI technology is particularly good for low voltage, low power and high speed
digital systems because it has reduced drain to substrate capacitance due to the inclusion of an insulator
layer between substrate and active region. Nonetheless, SOI is a pure digital technology making
the analog design a challenging task. This work presents the design of a relatively high DC gain amplifier
on SOI technology, which must be robust to PVT variations. In order to evaluate the performance
of amplifier, it is used in a continuous time sigma delta modulator.
Two OTAs was proposed in this work. As a first consideration, self-cascode transistor was used to
improve the output impedance and reduce the influence of voltage supply in the amplifier gain. Also,
a current shunt technique was applied to first proposed amplifier to enhance DC gain. However, the
PVT variations considerably affects the performance of amplifier, so a second proposal was accomplished.
Sums of transconductance was used together self-cascode transistor to reduce sensitivity to
PVT variations. The last proposed amplifier achieves a DC gain of 53 dB with GBW=575 MHz and a
power consumption of 1.25 mW. Simulation results shows that the amplifier has a DC gain over 50 dB
despite PVT variations.
To drive resistive load of the first integrator of the modulator, different buffer was proposed in
order to have wide input and output voltage excursion and low output impedance. Final Buffer implementation
is a feedback amplifier which has complementary input differential pairs and a class AB
output stage. Open loop gain of the amplifier is 57 dB while has close loop output impedance of
55 Ω Buffer’s harmonic distortion is around 0.1 % for all PVT variations with a voltage excursion of
600 mV.
A comparison between two-stage Miller amplifier and proposed amplifier was done to see how
PVT variations affect the performance of a commonly used amplifier. Finally, both amplifiers are included
in the modulator to validate the robustness of the proposed amplifier. Simulations of the whole
modulator show that the SNDR of modulator is improved over 9 dB using the proposed amplifier.
The design was done on SOI 45 nm IBM technology and simulations were carried out in Hspice.
La tecnología SOI es particularmente buena para bajo voltaje, baja potencia y sistemas digitales de alta velocidad, porque tiene una capacitancia de drenaje a substrato reducida debido a la inclusión de una capa de aislante entre el substrato y la región activa. Sin embargo, SOI es una tecnología puramente digital lo que hace del diseño analógico una tarea desafiante. En este trabajo se presenta el diseño de un amplificador con relativa alta ganancia en DC en tecnología SOI, el cual debe ser robusto a variaciones de PVT. Con el fin de evaluar el desempeño del amplificador, este se usa en un modulador sigma delta en tiempo continuo. En este trabajo son propuestos dos OTAs. Como primera consideración, se usan transistores compuestos para aumentar la impedancia de salida del amplificador y reducir la influencia del voltaje de alimentación en la ganancia del amplificador. Además, se usa una técnica de derivación de corriente en el primer amplificador propuesto para aumentar la ganancia de DC. Sin embargo, las variaciones de PVT afectan considerablemente el desempeño del amplificador por lo cual se propone un segundo amplificador. Se usa una suma de transconductancias junto con transistores compuestos para reducir las efectos de las variaciones PVT. El último amplificador propuesto logra una ganancia en DC de 53 dB con GBW=575 MHz y un consumo de potencia de 1.25mW. Los resultados de simulación muestran que el amplificador mantiene una ganancia en DC de más de 50 dB a pesar de las variaciones de PVT. Para manejar la carga resistiva del primer integrador del modulador, se propusieron diferentes buffers con el fin de obtener amplios rangos de excursión de voltaje a la entrada y a la salida y una baja impedancia de salida. La implementación final del buffer es una amplificador realimentado el cual tiene pares diferenciales complementarios a la entrada y una etapa de salida clase AB. La ganancia en lazo abierto del amplificador es 57 dB mientras tiene una impedancia de salida en lazo cerrado de 55 Ω La distorsión harmónica del buffer es alrededor de 0.1 % para todas las variaciones de PVT con una excursión de voltaje de 600 mV. Se hace una comparación entre un amplificador Miller de dos etapas y el amplificador propuesto para ver como las variaciones de PVT afectan el desempeño de un amplificador comúnmente usado. Finalmente, ambos amplificadores se utilizan en un modulador para validar la robustez del amplificador propuesto.
Editor
Instituto Nacional de Astrofísica, Óptica y Electrónica
Fecha de publicación
octubre de 2011
Tipo de publicación
Tesis de maestría
Versión de la publicación
Versión aceptada
Recurso de información
Formato
application/pdf
Idioma
Inglés
Audiencia
Estudiantes
Investigadores
Público en general
Sugerencia de citación
Gomez-Ortiz H.I.
Repositorio Orígen
Repositorio Institucional del INAOE
Descargas
914