Título

Electrical parameters extraction of CMOS floating-gate inverters

Autor

Jesús Ezequiel Molinar Solis

RODOLFO ZOLA GARCIA LOZANO

VICTOR HUGO PONCE PONCE

ALEJANDRO DIAZ SANCHEZ

JOSE MIGUEL ROCHA PEREZ

Nivel de Acceso

Acceso Abierto

Licencia

http://creativecommons.org/licenses/by-nc-nd/4.0

Materias

Ingeniería - ([Ingeniería. Investigación y Tecnología (México) Num.3 Vol.XI]) FG-inverter - ([Ingeniería. Investigación y Tecnología (México) Num.3 Vol.XI]) neuMOS - ([Ingeniería. Investigación y Tecnología (México) Num.3 Vol.XI]) floating-gate - ([Ingeniería. Investigación y Tecnología (México) Num.3 Vol.XI]) INGENIERÍA Y TECNOLOGÍA - (CTI)

Resumen o descripción

This work provides an accurate methodology for extracting the floating-gate gain factory, of CMOS floating-gate inverters with a clock-driven switch for accessing temporarilly to the floating-gate. With the methodology proposed in this paper, the γ factor and other parasitic capacitances coupled to the floating-gate can be easily extracted in a mismatch-free approach. This parameter plays an important role in modern analog and mixed-signal CMOS circuits, since it limits the circuit performance. Theoretical and measured values using two test cells, fabricated in a standard double poly double metal CMOS AMI-ABN process with 1.2 µm design rules, were compared. The extracted parameters can be incorporated into floating-gate PS pice macromodels for obtaining accurate electrical simulation.

Editor

Universidad Nacional Autónoma de México

Fecha de publicación

2010

Tipo de publicación

Artículo

Recurso de información

http://hdl.handle.net/20.500.11799/39158

Formato

application/application/pdf

Fuente

Ingeniería. Investigación y Tecnología (México) Num.3 Vol.XI

Idioma

Inglés

Relación

http://www.redalyc.org/revista.oa?id=404

Audiencia

Estudiantes

Investigadores

Repositorio Orígen

REPOSITORIO INSTITUCIONAL DE LA UAEM

Descargas

0